

APELLIDOS: _____ NOMBRE: _____

- [1p] 1. A continuación se muestra un **fragmento** del diagrama multiciclo que resulta de la ejecución de un código en un procesador MIPS de 5 etapas como el estudiado en clase. En este diagrama no se señalan explícitamente los riesgos ni las anticipaciones. En el código existen instrucciones anteriores y posteriores a este fragmento que desconocemos.

		1	2	3	4	5	6	7	8	9	10	11	12
1	loop: lw \$t0, 0(\$a0)	IF	ID	EX	MEM	WB							
2	lw \$t1, 4(\$a0)		IF	ID	EX	MEM	WB						
3	add \$t2, \$t2, \$t0			IF	ID	–	EX	MEM	WB				
4	addi \$a0, \$a0, 8				IF	–	ID	EX	MEM	WB			
5	sw \$t1, 0(\$a1)						IF	ID	EX	MEM	WB		
6	sw \$t2, 4(\$a1)							IF	ID	EX	MEM	WB	
7	bne \$a1, \$a0, loop								IF	ID	EX	MEM	WB

- (a) [0,4p] Razona (cuando sea posible) si este procesador incorpora las siguientes técnicas estudiadas en clase. En caso afirmativo, indica cuáles de ellas incorpora.
- Unidad de detección de riesgos
 - Unidad de anticipación a la etapa EX
 - Resolución de salto en la etapa ID
 - Salto fijo no efectivo
- (b) [0,3p] Dadas las instrucciones del código anterior, razona si podemos reordenarlas de forma que ocurran riesgos de control, de datos y estructurales, aunque se modifique la lógica original del código.
- (c) [0,3p] Si el procesador implementa la técnica de salto retardado, determina qué instrucciones podemos mover con seguridad al hueco de retardo, indicando también posibles modificaciones necesarias, y razona cuál sería la mejor opción.

- [1p] 2. Un computador dispone de una caché de un único nivel asociativa por conjuntos de 4 vías, de 64 kB en total, con tamaño de línea de 16 bytes.

Considérese el siguiente código:

```
int A[N][M];
for( i = 0; i < M; ++i ) {
    for( j = 0; j < N; ++j ) {
        r += A[j][i];
    }
}
```

Sabiendo que el tamaño de un `int` es de 4 bytes, que las variables escalares se almacenan en registros del micro, y que tanto N como M son potencias de 2, contesta a las siguientes preguntas:

- (a) [0.25p] Calcula el valor de M para que cada acceso al array en una nueva iteración del bucle interno vaya a parar al mismo conjunto caché que en la iteración anterior. Para dicho valor de M, calcula el valor de N de modo que no se produzcan fallos de conflicto en el acceso al array completo.

- (b) [0.25p] Partiendo de los valores calculados de N y M, deduce la relación entre ambos para garantizar un acceso al array libre de fallos de conflicto. Recuerda que tanto N como M se suponen potencias de 2.
- (c) [0.25p] ¿Qué ocurre si duplicamos la asociatividad, pero manteniendo el tamaño total de la caché constante?
- (d) [0.25p] Calcula la tasa de fallos para M=2048, N=16.

3. **Nota:** Este ejercicio no entra dentro del temario del curso 2024/25

- [1p] Considera un computador con un sistema de memoria virtual segmentado. El tamaño del espacio virtual es de 16 TB y el tamaño del espacio físico es de 4 GB. El tamaño máximo de segmento es de 2 GB. En un momento dado, los siguientes segmentos están residentes en memoria física:
- Segmento 0x11, de 256 MB y que comienza en la dirección 0x00000000.
 - Segmento 0x22, de 1 GB y que comienza en la dirección 0x20000000.
 - Segmento 0x33, de 512 MB y que comienza en la dirección 0x80000000.
 - Segmento 0x44, de 256 MB y que comienza en la dirección 0xD0000000.
- (a) [0,2p] Dibuja un esquema que represente el estado de la memoria física del sistema, indicando todos los segmentos residentes.
 - (b) [0,3p] Diseña razonadamente una posible estructura de la tabla de segmentos de este sistema. Ejemplifica su funcionamiento traduciendo la dirección virtual 0x1987654321.
 - (c) [0,3p] Se reciben, secuencialmente, peticiones para ubicar los siguientes segmentos:
 - Segmento 0xAA, de 256 MB.
 - Segmento 0xBB, de 576 MB.
- Explica detalladamente cómo se atenderían con el algoritmo Best-Fit.
- (d) [0,2p] Este sistema de memoria virtual, ¿presenta fragmentación interna? ¿Y fragmentación externa? Justifica tu respuesta apoyándote en los apartados anteriores.

- [1p] 4. Sea un computador con las siguientes características:

- Las direcciones de memoria y las palabras son de 32 bits.
- Tiene un sistema de memoria que permite accesos en bloques de 4, 8 y 16 palabras.
- Tenemos dos buses candidatos para conectarse a este sistema de memoria, ambos son síncronos, de 32 bits y tienen la misma frecuencia de reloj. El bus A está configurado para soportar accesos a memoria en bloques de 8 palabras de 32 bits y no requiere de ningún ciclo de espera entre dos operaciones de bus, es decir, entre el envío de dos bloques de palabras no hay espera alguna. En cambio, el bus B solo soporta accesos a memoria en bloques de 16 palabras de 32 bits y además necesita esperar un número de ciclos entre el envío de dos bloques de palabras (se supondrá el bus libre antes de cada acceso).
- Para cada bloque, la memoria tarda lo equivalente a 20 ciclos del bus en acceder a las primeras 4 palabras del bloque; y luego cada grupo adicional de cuatro palabras del mismo bloque se lee en 10 ciclos de bus. Se considerará que la transferencia de los datos leídos más recientemente por el bus puede solaparse con la lectura de las cuatro palabras siguientes.

Calcular:

- (a) **[0.65p]** El número de ciclos de espera que tendrá que realizar el Bus B en cada transacción para que el ancho de banda del Bus A sea igual al ancho de banda del Bus B cuando se leen 128 palabras de memoria.
- (b) **[0.35p]** Este computador tiene un total de 1024 GB de información almacenada en 4 discos de 256 GB en RAID 0. Me dispongo a montar un sistema RAID para tener cierta de tolerancia a fallos, pero que me ofrezca concurrencia a la hora de acceder a los datos. ¿Qué configuración RAID escogería y cuántos discos requeriría? Hay una oferta de un proveedor que me ofrece a precio muy económico hasta 8 discos de la misma serie de fabricación. ¿Es buena idea?